Hallo Holger,

vielen Dank für den Post.

Meine Aufgabe im Rahmen einer Praxissemester- Aufgabe besteht darin, eine mechatronische Testeinrichtung bestehend aus PWM, Motor und Drehgeber, durch eine elektronische Simulation mit Hilfe von VHDL zu entwerfen.
Kurz und knapp habe ich eine von der SPS amplitudenmodulierte Gleichspannung die Informationen über die Geschwindigkeit liefert... Daraus soll ich ein frequenzmoduliertes Signal realisieren und drei Gebersignale, die an die SPS zurückgehen.

Von VHDL habe ich bis vor Kurzem noch nichts gewußt...
Werde mich noch in der FH-Bibliothek umschauen und deinem Tip nachgehen.

So wie ich dich verstanden habe, rätst du mir mich professioneller auszurichten... also nicht nur CPLD... auch mir FPGA's anschauen?!

Gruß

Valentin

PLD11 : XC9572 oder XC95108 CPLD
PLD12 : XC9572 CPLD

XC9500 In-System Programmable CPLD Family
http://www.xilinx.com/bvdocs/publications/DS063.pdf

XC9572 mit 72 Makrozellen
XC95108 mit 108 Makrozellen


PWM : Welche Bitbreite?
Bei 10Bit brauchst du 10 Makrozellen für den Zähler und 10 für das
Sollwert-Register. Der Vergleicher müsste mit einer Makrozellen zu
erstellen sein.

amplitudenmodulierte Gleichspannung
(Das ist aber keine Gleichspannung mehr nach Definition. )
ADC : mit serieller oder paralleler Schnittstelle? Bitbreite?
Abtastrate?

frequenzmoduliertes Signal -> DSP ->
vergiss den CPLD und nimm einen DSP.
Ein FPGA währe für diese langsame Aufgabe:
Perlen vor die Säue geworfen

Wenn man sich mit neueren Logikbausteinen beschäftigt ist 5V Logik
schon veraltet.Meistens wird maximal noch standardmäßig 3,3V LVCMOS /
LVTTL unterstützt. Für 5V muss man dann in die Trickkiste greifen.
-> Levelschifter

MfG
Holger

_________________
George Orwell 1984 ist nichts gegen heute.
Der Überwachungsstaat ist schon da!

Leider lernen die Menschen nicht aus der Geschichte,
ansonsten würde sie sich nicht andauernd wiederholen.