Da muss ich noch etwas präzisieren.

Im englischsprachigen Wikipedia-Artikel zum Logic Analyzer steht u.a.:
Next, a capture mode is chosen, either timing mode, where the input signals are sampled at regular intervals based on an internal or external clock source, or state mode, where one or more of the signals are defined as "clocks," and data is taken on the rising or falling edges of these clocks, optionally using other signals to qualify these clocks.

Beim Timing-Mode wird also auf einer Zeitbasis erfasst, z.B. alle 10ns, beim State-Mode wird die Erfassung durch ein als Sample-Clock definiertes Signal getriggert.

Zitat : cholertinu hat am 26 Feb 2008 11:31 geschrieben :

Beim Timing-Mode wird also auf einer Zeitbasis erfasst, z.B. alle 10ns, beim State-Mode wird die Erfassung durch ein als Sample-Clock definiertes Signal getriggert.

Nach meiner Erfahrung konnte man die Signale aussuchen, bei denen eine Signaländerung zur Aufzeichnung geführt hat, bzw. Änderungen an "ungewollten" Leitungen wurden nicht aufgezeichnet.
Ist wohl abhängig vom Gerät...