Hi!

Vielleicht hilft dir das ein bisschen:

http://www.elektronik-kompendium.de/sites/dig/0212161.htm

Nachtrag:
http://www.ife.ee.ethz.ch/~mwirz/di.....g.pdf
Grüße

Hallo !

also erstmal danke für die tipps !
leider kann ich jedoch die Sache wie Itaker mir das Beispiel löste noch nich so ganz befürworten. Denn, was passiert bei der Dezimalzahl 40 ? da hätte man ja dieses Bitmuster: 00101000 und bei deinem Bespiel wären wann ja sowohl der R als auch der S eingang des FF auf High, was ein unzulässiger Zustand ist....
Die ganze Sache mit KV Diagramm etc kenn ich ja, aber ich weiß es in diesem Fall einfach nicht anzuwenden....
Wäre echt schön wenn du zeit/lust hast da nochma drübernachzudenken !!

DANKE !!!

Ja, da hast du Recht, R und S dürfen nicht gleichzeitig angesteuert werden, das hab’ ich in der Eile übersehen!
Ist aber auch kein Problem, R muss halt einfach S sperren (Sperrgatter) dh. S mit dem Negierten R "verUNDen".

Code :

S---|¯\ |& }--S R--o|_/

Ich würde mal einfach eine mögliche Schaltung aufzeichnen, und dabei nicht darauf achten ob nun 5 And, 3 Nor oder 2 Inv. Ist mal die Schaltung aufgezeichnet sieht man oft besser was man kürzen kann (ZB. mit De Morgan).

Zeig’ doch mal alle 3 FF-Bedingungen!
Hätte nämlich wirklich Lust, das mal genauer anzuschauen.
Oft haben auch verschiedene Bedingungen kleine oder größere Bereiche die identisch sind bzw. identisch gemacht werden können (vor allem nah am Eingangsbereich) und dort abgezweigt werden kann (=Verkürzen)

Vielleicht willst Du aber nicht, dass Dir deine Aufgabe ein anderer Löst, dann kann ich aber wenigstens sagen ob es mit den wenigen Gatter überhaupt lösbar ist (oder sogar etwas übrig bleibt) und/oder wie ich zu meiner Lösung (mit welche art von Kürzungen oder Tricks) gekommen bin.

Ach ja, R und S sind bei RS-NAND-FF invertiert (Lo-Activ) (/R, /S), zum unterschied der RS-NOR-FF (Hi-Activ). Müsste man auch noch klären.

bis bald

Hi Itaker !
klar versorg ich dich gern mit den andren Daten:

Also:

FF1 S bei 8, R bei 32
FF2 S bei 24 R bei 96
FF3 S bei 100 R bei 240

Es muss auf jeden Fall mit diesen Gattern zu lösen sein...(sollen wohl schonmal leute geschafft haben )

Der Zähler ist übrigens ein SN74xxx193
und die RS FFs haben invertierende Eingänge (deshalb wohl auch NAND Gatter anstatt AND)(Baustein ist der SN74xxx279).

Wäre echt cool wenn du da sapss dran hast das zu lösen. Solang ich hinterher auch etwas nachvollziehen kann ist doch alles perfekt !!!

Danke.

PS Kann dich gern in Zukunft öfter mit irgendwelchen Grundlagenaufgaben beschäftigen ;)

[ Diese Nachricht wurde geändert von: Cutmaster01 am 13 Mai 2004 15:44 ]

@ Cutmaster01
Habe Deine Nachricht erhalten!
Werde aber doch noch diesen Beitrag hier los:
So so, 5×NOR, 5×NAND, 1×Inv., und 2×OR sind also keine Einzel-Gatter sonder IC's mit dementsprechend mehr Gatter.
Aber leider zu spät, habe es mit den alten Vorgaben versucht
(und einen Nand-Gatter zuviel benötigt).
Habe es aber noch nicht näher kontrolliert.

Die Bedingungen habe ich so aufgestellt:

Code :

/S1 = bei 8 und nicht bei /R1 = 1000*/R1 /R1 = ab 32 = XX100000 /S2 = bei 24 und nicht bei /R2 = 11000*/R2 /R2 = ab 96 = X1100000 /S3 = bei 100 und nicht bei /R3 = 1100100*/R3 /R3 = ab 240 = 11110000 = ________ /S1 = A3 * /R1 ____________ /R1 = A5 + A6 + A7 _______________ /S2 = (A3 * A4) * /R2 ______________ /R2 = (A5 * A6) + A7 __________________ /S3 = A2 * A5 * A6 * /R3 _________________ /R3 = A4 * A5 * A6 * A7

Dabei auffällig das sich "A5*A6" 3×wiederholt! (=kürzen)
PS. Das "X" benötige ich (als oder) um S bis zum Ende (255) zu blockieren
Anbei kleine Skizze: (Hoffe, hab da nirgends einen Denkfehler)

Grüße

Hallo nochmal !

bin gerade dabei deine Ansätze zu implementieren und mit einem Tool auszutesten. Sieht bisher auch alles ganz gut aus, jedoch scheint mein Tool noch n Bug zu haben. Wenn ich mit nem Low Active RS FF arbeite klappt das rücksetzen nicht. Nehme ich ein High Active RS FF und schalte vor die Eingänge einen Inverter, so läuft es wunderbar !!!

Meine Frage nur zur sicherheit:

RS FF low active == RS FF high active mit Invertern vor Eingängen ????

Müsste meiner meinung nach so sein....

kannst du das bestätigen ?

Mfg

Hallo Cutmaster01

quote]RS FF low active == RS FF high active mit Invertern vor Eingängen ????
Müsste meiner meinung nach so sein....
kannst du das bestätigen ?
[/quote]
Jo, sollte so sein.


Mit welche "Lo-Activ"-FF's arbeitest Du? Mit dem '279 ?
Ist sichergestellt, das SET nicht aktiv ist? Im Datenblatt des '179 entnehme ich, dass Q auf Hi ist, wenn R und S auf Lo sind! (Zumindest solange R und S nicht wieder auf ihren unaktiven Zustand (Hi) zurückfallen).
Ansonsten kann ich mir das nicht erklären, werde es mal bei Gelegenheit selber ausprobieren.

Probier mal das selbe mit 2 NAND-Gatter als FF, nur zur Sicherheit.

Gruß

In dem Tool was ich hier habe werden keine konkreten Bauteile verwendet, sondern eben halt Standart Logik Gatter. Und dabei tritt eben halt das Problem auf wie oben geschildert.
Meiner Meinung nach müsste das ein Bug sein, bin mir abere nich sicher....

mfg

Lass mal seh’n!
Sprich: lade mal eine Skizze deiner Schaltung hoch.

Hi !

es sieht so aus als ob das nur n Bug im Programm war. Habe heute jedenfalls die ganze Schaltung so richtig "in echt" aufgebaut und nach kurzen Anlaufschwierigkeiten lief alles perfekt !

Danke !!