Zitat :
|
| 1. Halbwelle/Flanke auf: C1 und C2 werden je auf 5V (abzgl. Diodenspannung) geladen (Spannungsteiler). |
Dieser Zustand ist schon am Ende der ersten
Viertelwelle erreicht,
Zitat :
|
| 1. Halbwelle/Flanke ab: C1 entlädt sich in die Quelle, gleichzeitig entlädt sich C2 nach C1 |
Nein, C1 entlädt sich nicht, das wird ja von D2 verhindert. Die Spannung dort bleibt also bei +5V stehen.
Auch durch C2 fliesst erst wieder Strom, wenn die Quellenspannung +5V unterschreitet, weil dann das rechte Ende von C2 (C2.2) negativ wird und D1 leitet.
Dieser Stromfluss in C2 wird erst am Ende der 3. Viertelwelle beendet. Dann hat C2 eine Spannung von 10V, aber mit umgekehrten Vorzeichen.
Danach fliesst erst einmal kein Strom mehr durch C2, bis die Quellenspannung -5V in positiver Richtung übersteigt.
In diesem Moment liegt an C2.2 +5V an und es beginnt wieder das Spiel mit dem kapazitiven Spannungsteiler.
Um zu verstehen, welche Spannung sich dann am Ende der 5. Viertelwelle an C1 einstellt, denken wir uns einen Moment D2 entfernt.
C1 hat ja noch immer +5V, und C1.1 ist 10V negativer als C1.2. Wenn nun die Quellenspannung am Ende der 5. Viertelwelle +10V erreicht, liegt an C2.2 eine Spannung von +20V.
Das ist 15V positiver als die Spannung an C1 und wenn wir jetzt D2 wieder einfügen, dann teilen sich diese 15V in zwei mal 7,5V.
D.h. C1 wird dann auf 5V +7,5V = 12,5V aufgeladen.
Im nächsten Zyklus erreicht C1 dann die Spannung 12,5V + (20-12,5)/2 = 16,25V
Im darauf folgenden Zyklus dann 16,25V + (20-16,25)/2 = 18,125V usw.
Alles natürlich unter der Annahme von idealen Dioden, also Uf=0.
Die Spannungszuwächse folgen somit einer geometrischen Folge 15/2, 15/4, 15/8, ... mit Ausnahme der ersten Stufe, die nicht 15/1 beträgt, weil dort der C1 noch nicht auf -10V aufgeladen war.
Und genau das zeigt auch die Simulation.
[ Diese Nachricht wurde geändert von: perl am 14 Jul 2013 3:40 ]
