| Autor |
Optokoppler mit CMOS-Eingang vernichtet
Suche nach: optokoppler (2333) cmos (1584) |
|
|
|
|
BID = 785889
ffeichtinger
Schreibmaschine
Beiträge: 1050
Wohnort: Traunkirchen im Salzkammergut
|
|
Hallo
Ich weiß, dass dieses Thema nicht direkt unter "Grundlagen der Elektronik" fällt. Es geht mir aber hier mehr darum das Problem zu verstehen, bevor ich versuche es zu lösen. Deshalb poste ich das mal hier.
Ich habe ein MOSFET-Halbbrücke, die bei etwa 300kHz betrieben wird. Die Spannung an der Brücke soll später bis zu etwa 200V betragen, der Laststrom soll maximal 3A werden. Der high-side und low-side FET sind gleich lang (aber natürlich abwechselnd) eingeschaltet.
Das Verhalten der Last ist eher bösartig, und kann von induktiv bis kapazitiv alles sein. Es ist also damit zu rechnen, dass evtl. auch mal hohe Impulsströme auftreten.
Zur Ansteuerung der Brücke verwende ich Bootstrapping und für high- und low-side jeweils einen kräftigen MOSFET-Treiber MCP1407.
Zur galvanischen Trennung der high-side verwende ich einen schnellen Optokoppler: HCPL-0723.
Dieser hat einen eigenen LED-Treiber eingebaut und verfügt über CMOS-Eingang und Ausgang. Damit das Verzögerungszeit bei high- und low-side gleich zu halten verwende ich auch an der low-side den gleichen Optokoppler. (Dieser muss allerdings keine Spannung überbrücken.)
Die Schaltung, die die Steuersignale erzeugt sitzt auf einer eigenen Platine und ist über ein 30cm langes Kabel mit der Halbbrücke verbunden. Das Kabel besteht aus 3 verdrillten Adern: Signal high, Signal low und Masse. Auf der Signalplatine wird das Signal wiederum von einem CMOS-Ausgang getrieben.
Im gesamten Umfeld der beiden Platinen herrschen große EM-Felder, verursacht durch die Last der Halbbrücke.
Das Problem ist nun: Ab einer Versorgungsspannung von etwa 80V bei einem Strom von etwa 1.5A quittieren beide Optokoppler ihren Dienst und bringen nur mehr ein LOW-Signal heraus! Die MOSFET-Teiber funktionieren aber noch.
Daher frage ich mich: Wie kann das sein? Was ist vor allem dem Low-side OK wiederfahren, dass er stirbt? Er musste doch überhaupt keine Spannung überbrücken. Und wie kann es sein, dass beide OK zur gleichen Zeit sterben?
Hat es etwas mit den CMOS-Eingängen zu tun? Man müsste meinen, dass die Einkopplung durch die Signalleitung nicht so groß sein kann, dass es zu Schäden kommt oder?
Was mache ich falsch und was kann ich dagegen tun?
Vielen Dank, mfg Fritz
_________________
|
|
BID = 785890
perl
Ehrenmitglied
Beiträge: 11110,1
Wohnort: Rheinbach
|
|
PPoste doch mal das Schaltbild der Geschichte.
Außer den genannten Bauteilen werden ja noch ein paar vorhanden sein. |
|
BID = 785898
ffeichtinger
Schreibmaschine
Beiträge: 1050
Wohnort: Traunkirchen im Salzkammergut
|
Zitat :
|
Außer den genannten Bauteilen werden ja noch ein paar vorhanden sein.
|
Allerdings. Das Layout folgt.
mfg Fritz
_________________
|
BID = 785900
ffeichtinger
Schreibmaschine
Beiträge: 1050
Wohnort: Traunkirchen im Salzkammergut
|
Hier das Layout, top und bottom layer getrennt.
_________________
|
BID = 785905
ElektroNicki
Inventar
Beiträge: 6429
Wohnort: Ugobangowangohousen
|
Mich wundert da nix!
Mit D4 und L1 konterkarierst du doch die galvanische Trennung 
Der Koppler bekommt viel zu viel Versorgungsspannung ab!
Bau dir noch ne isolierte Versorgung für den oberen Optokoppler....
_________________
|
BID = 785909
perl
Ehrenmitglied
Beiträge: 11110,1
Wohnort: Rheinbach
|
Ausserdem hängt der ganze untere Treiberteil mit seinen GND-Pins in der Luft.
Das ist schon eine seltsame Schaltungstechnik, die du da erfunden hast. 
|
BID = 785925
ffeichtinger
Schreibmaschine
Beiträge: 1050
Wohnort: Traunkirchen im Salzkammergut
|
Zitat :
|
Ausserdem hängt der ganze untere Treiberteil mit seinen GND-Pins in der Luft.
|
Ups, das sieht aber nur im Schaltplan so aus. eagle verbindet automatisch alles mit GND was mit GND bezeichnet ist. Der Treiber hängt natürlich an GND 
Was sollte an D4 und L1 faul sein? Das ist der Bootstrapping Kreis für den OK. L1 ist ein SMD-Ferrit und dient zur Entstörung.
D4 leitet nur während der low-side FET eingeschaltet ist und lädt C5 nach. Sobald der obere FET leitet sperrt die Diode und der high-side Teil ist weitgehend getrennt. Bootstrapping eben. D4 ist so ausgesucht, dass sie ein möglichst geringe Sperrkapazität hat.
mfg Fritz
_________________
|
BID = 786245
ffeichtinger
Schreibmaschine
Beiträge: 1050
Wohnort: Traunkirchen im Salzkammergut
|
Ich weiß nicht wie ich dieses Schweigen deuten soll 
a) Meine Schaltung ist so perfekt, dass niemand mehr einen Fehler findet und alle nur noch sprachlos sind.
b) Bei meiner Schaltung ist Hopfen und Malz sowieso verloren und keiner hat Interesse sich damit zu beschäftigen.
c) Die gefunden Fehler sind doch keine und nun fällt keinem mehr was ein.
d) Ich bin einfach zu ungeduldig um die Antwort abzuwarten.
e) etwas anderes.
Redet mit mir.
mfg Fritz
_________________
|
BID = 786246
QuirinO
Schreibmaschine
Beiträge: 2205
Wohnort: Behringersdorf
| 
 
Ich gehe davon aus, dass den leuten spontan ohne mehr Input nichts neues mehr eingefallen ist. Vielleicht sollltest du mal Messreihen durchführen und das Ergebnis hier posten - das könnte bei der Fehleranalyse helfen.
Nicht umsonst ist die erste Regel des Fehlersuchens: "You shall measure voltages!" Aber lass dier keinen Stromschlag verpassen
|
BID = 786256
ffeichtinger
Schreibmaschine
Beiträge: 1050
Wohnort: Traunkirchen im Salzkammergut
|
Ja, das werd' ich machen. Jetzt muss ich aber erst mal auf die neuen Optokoppler warten, vorher ist nicht viel mit Messen.
Zitat :
|
Aber lass dier keinen Stromschlag verpassen.
|
Natürlich nicht. Obwohl ich mich seit etwa 10 Jahren mit Elektrotechnik und Elektronik beschäftige hat mich der elektrische Schlag bisher noch nie getroffen, und das soll auch so bleiben.
Ich dachte mir vielleicht hab ich irgendwelche grundlegenden Fehler im Umgang mit CMOS Bausteinen und Leitungen in EM-Feldern gemacht. Wenn jemandem etwas auffällt, ich bin für jede Kritik dankbar.
mfg Fritz
_________________
|
BID = 786262
perl
Ehrenmitglied
Beiträge: 11110,1
Wohnort: Rheinbach
|
Oder das schöne Wetter, Arbeitsbelastung, und die Unlust bei unvollständigen Angaben die Fehler anderer Leute zu suchen, die sich, wie der sprichwörtliche Esel, aufs Eis wagen.
Ich vermute auch, daß die Empfänger der Optokoppler an Überspannung ihrer Speisung sterben, oder weil in deinen automatischen "irgendwo Masse"-Verbindungen entsprechende Spannungsdifferenzen auftreten.
Wo bleiben die Fotos des Drahtverhaus, wo die Oszillogramme?
Ein möglicher Grund z.B. wäre es, dass mit steigender Betriebsspannung die Schaltzeiten der FETs immer größer werden -Miller Kapazität- und irgendwann eine stromstarke Überlappung eintritt, die an irgendwelchen unsachgemäß verbundenen Leitungen entsprechende Induktionsspannungen hervorruft.
Du kanst ja mal versuchen, über die Speiseanschlüsse der Empfänger eine 4,7V Zenerdiode zu legen. Vielleicht brennt dann nur die durch.
P.S.:
Außerdem schreibt sich der Namensgeber deiner Schaltung mit großem Anfangsbuchstaben. http://de.wikipedia.org/wiki/Nikola_Tesla 
P.P.S.:
Zitat :
| | Obwohl ich mich seit etwa 10 Jahren mit Elektrotechnik und Elektronik beschäftige hat mich der elektrische Schlag bisher noch nie getroffen, |
Das wird schon noch kommen.
Du bist auf dem besten Wege dazu.  
[ Diese Nachricht wurde geändert von: perl am 14 Sep 2011 13:39 ]
|
BID = 786270
ffeichtinger
Schreibmaschine
Beiträge: 1050
Wohnort: Traunkirchen im Salzkammergut
|
Zitat :
|
Ich vermute auch, daß die Empfänger der Optokoppler an Überspannung ihrer Speisung sterben... |
Das verstehe ich nicht. Wo sollte die Überspannung her kommen? Da ist ein 5V Spannungsregler, eine Diode und ein Ferrit. Wie sollte da die Spannung mehr werden?
Zitat :
|
oder weil in deinen automatischen "irgendwo Masse"-Verbindungen entsprechende Spannungsdifferenzen auftreten.
|
Hmm, naja die Masseverbindung ist ja nicht "irgendwo". Der Chip sitzt schon auf einer Massefläche. Ich hab einfach im Schaltplan vergessen, das Massesymbol einzuzeichnen, das ist alles. Das Layout hat damit nichts zu tun.
Was meinst du mit Drahtverhau? Das Layout ist schon da. Vom Rest gibt es keine besonders interessanten Bilder. 2 Platinen und ein paar Kabel, die aber jedesmal anders auf dem Tisch liegen.
Zitat :
|
Ein möglicher Grund z.B. wäre es, dass mit steigender Betriebsspannung die Schaltzeiten der FETs immer größer werden -Miller Kapazität- und irgendwann eine stromstarke Überlappung eintritt, die an irgendwelchen unsachgemäß verbundenen Leitungen entsprechende Induktionsspannungen hervorruft.
|
Das kann natürlich sein. Aber was hat das mit dem OK zu tun?
Zitat :
|
Außerdem schreibt sich der Namensgeber deiner Schaltung mit großem Anfangsbuchstaben. |
Stimmt natürlich. Aber er ist der Namensgeber der Last, nicht der meiner Schaltung.
Das Ganze ist die Fortsetzung und Verbesserung eines Projektes, das mit meiner Bachelorarbeit begonnen hat und nicht 'nur' eine private Spinnerei.
Ich möchte hier auch nicht über Themen diskutieren, die den Forenregeln widersprechen. Deshalb möchte ich die Eigenschaften der "Last" hier ausklammern und nur über meine Schaltung diskutieren, einverstanden?
Ich weiß zwar nicht alles, aber ich weiß wo ich hin langen kann und wo nicht. Macht euch keine Sorgen um mich, ich passe auf!
_________________
|
BID = 786303
sub205
Schriftsteller
Beiträge: 916
Wohnort: Gründau
|
Kann es evtl sein das, bedingt durch dein EM-Gebrutzel da, über die Zuleitung bereits nennenswerte Leistungen zu den Optokopplern induziert werden?
Ich würde die Eingänge (von JP1 kommend) nochmal mit einem Widerstand (47Ohm z.B.? ) vom Koppler abkoppeln *lach* und direkt am Opto mit ner ZD5.1 den maximalen Hub begrenzen.
Nur ne Idee, ohne gemessen zu haben, aber gerade bei Spannungen mit drei Stellen würde ich da noch etwas Sicherheit nachrüsten.
Woher kommt das Signal für die Optos? Also wie sieht dein Treiber nach den 30cm Kabel aus?
|
BID = 786313
ffeichtinger
Schreibmaschine
Beiträge: 1050
Wohnort: Traunkirchen im Salzkammergut
|
Zitat :
|
Kann es evtl sein das, bedingt durch dein EM-Gebrutzel da, über die Zuleitung bereits nennenswerte Leistungen zu den Optokopplern induziert werden? |
Ja, das ist auch meine Theorie dazu. Ich weiß nur nicht genau woher die Störung kommen soll. Es ist wie gesagt ein 3-poliges Kabel verdrilltes Kabel, dass von der Treiberplatine zur Halbbrücke geht. Masse ist mitgeführt. Eigentlich dürfte sich da kaum was einkoppeln. Aber 'kaum' muss man hier wohl in Relation setzen.
Sind Zenerdioden denn überhaupt schnell genug um diese Störungen abzublocken? Es geht ja immerhin etwa um 300kHz.
Das Signal kommt von einer kleinen Schaltung, die ein Sinusförmiges Signal zunächst in einen Rechteckiges verwandelt, dieses dann zeitlich verzögert und für beide Kanäle die Totzeit generiert. Der letzte Chip im Signalpfad ist ein CMOS-UND-Gatter, dieses schickt die Signale über das Kabel zu den OK.
mfg Fritz
_________________
|
BID = 786333
sub205
Schriftsteller
Beiträge: 916
Wohnort: Gründau
|
Zitat :
ffeichtinger hat am 14 Sep 2011 18:00 geschrieben :
|
Ja, das ist auch meine Theorie dazu. Ich weiß nur nicht genau woher die Störung kommen soll. Es ist wie gesagt ein 3-poliges Kabel verdrilltes Kabel, dass von der Treiberplatine zur Halbbrücke geht. Masse ist mitgeführt. Eigentlich dürfte sich da kaum was einkoppeln. Aber 'kaum' muss man hier wohl in Relation setzen.
|
Naja, da die Kabel nur verdrillt sind und positive und negative Halbwelle zeitlich verzögert sind, hast du hier ja weder Schirm noch differentielle Übertragung vorliegen, folglich kann da jede Menge einkoppeln. Und son bischen Verdrillen ... bringt bei Diff halt nur was.
Zitat :
|
Sind Zenerdioden denn überhaupt schnell genug um diese Störungen abzublocken? Es geht ja immerhin etwa um 300kHz.
|
Denke schon das es da was gibt, schau doch ins Datenblatt der gängigen ZDs, Stichwort Kapazität. Ich denke mit 47Ohm oder was derartiges im Signalpfad dürfte das gehen. Sind ja nur kHz und nicht MHz
|
