| Autor |
|
externer Triggereingang für Oszi - Triggerung auf Datenpacket |
|
|
|
|
BID = 387083
floflo
Neu hier
Beiträge: 25
|
|
Ich möchte ein Oszi extern so triggern, dass es ein bestimmtes Datenpaket mit einer gewissen Bitfolge aus einem Datenstrom angezeigt wird.
Bei Auftreten dieses Pakets soll hardwaretechnisch ein entsprechendes Trigger-Signal ausgegeben werden.
Bin mir über den besten Lösungsweg noch nicht im Klaren:
1.) Wie genau funktioniert eigentlich die Triggerung mit Hilfe ein externen Signals ? Aus Google-Recherche hab ich entnommen, dass dabei die interne Sägezahnspannung für die Zeitablenkung deaktiviert wird und dann das externe Signal direkt die Zeitablenkung ansteuert.
Es hieß z.B.:
"Bei externer Triggerung ist die interne Zeitablenkung (Sägezahngenerator) abgeschaltet. Eine Externe Spannung sorgt für die X-Ablenkung des Strahls."
Ist das so korrekt ? Man bräuchte dann ja extern auch eine Sägezahnspannung, oder ?
2.) Wie generiere ich mir ein geeignetes externes Triggersignal ? Was für eine Spannung wird auf dem Triggereingang erwartet ?
3.) Es soll nun eine gewisse Bitfolge die Triggerung auslösen. Wie kann ich dies am besten Erreichen.
Hoffe ich konnte einigermaßen erläutern um was es mir geht.
Für Anregungen bin ich sehr dankbar.
|
|
BID = 387089
perl
Ehrenmitglied
Beiträge: 11110,1
Wohnort: Rheinbach
|
|
Zitat :
| | Ist das so korrekt ? |
Das ist natürlich Unfug.
Es wird lediglich der Triggereingang der Zeitablenkung von einem Y-Kanal auf die Buchse umgeschaltet.
Zitat :
| | Es soll nun eine gewisse Bitfolge die Triggerung auslösen. Wie kann ich dies am besten Erreichen. |
Das kommt darauf an, wie lang das Datenpaket ist und wie schnell.
Prinzipiell kannst du die Daten durch ein SIPO-Schieberegister schicken und an den parallele Ausfängen mittels Komparator mit dem Suchmuster vergleichen.
Das lässt sich evtl. besser mit parogrammierbarer Logik anstatt MSI-Schaltkreisen erledigen.
_________________
Haftungsausschluß:
Bei obigem Beitrag handelt es sich um meine private Meinung.
Rechtsansprüche dürfen aus deren Anwendung nicht abgeleitet werden.
Besonders VDE0100; VDE0550/0551; VDE0700; VDE0711; VDE0860 beachten !
[ Diese Nachricht wurde geändert von: perl am 20 Nov 2006 18:27 ] |
|
BID = 387103
floflo
Neu hier
Beiträge: 25
|
Vielen DAnk erstmal,
Zitat :
| | Es wird lediglich der Triggereingang der Zeitablenkung von einem Y-Kanal auf die Buchse umgeschaltet. |
Das erscheint mir logischer. Heißt das, dass der Pegel der die Triggerung auslöst nach wie vor übers Oszi gewählt werden kann ?
Kann mir jemand sagen wo der Spannungsbereich liegt, mit dem der Triggereingang belegt werden darf. Vermutlich der gleiche wie die normalen Y-Eingänge, oder ? Oder ist das von Oszi zu Oszi verschieden ?
|
BID = 387137
perl
Ehrenmitglied
Beiträge: 11110,1
Wohnort: Rheinbach
|
Zitat :
| | Heißt das, dass der Pegel der die Triggerung auslöst nach wie vor übers Oszi gewählt werden kann ? |
Ja, aber oft ist befindet sich an der Buchse nicht so ein aufwändiger Eingangsteiler wie an den Messeingängen.
Zitat :
| | Kann mir jemand sagen wo der Spannungsbereich liegt, mit dem der Triggereingang belegt werden darf. Vermutlich der gleiche wie die normalen Y-Eingänge, oder ? Oder ist das von Oszi zu Oszi verschieden ? |
Das ist verschieden und solche Details stehen in der Bedienungsanleitung. Ab 20V wäre ich aber vorsichtig.
_________________
Haftungsausschluß:
Bei obigem Beitrag handelt es sich um meine private Meinung.
Rechtsansprüche dürfen aus deren Anwendung nicht abgeleitet werden.
Besonders VDE0100; VDE0550/0551; VDE0700; VDE0711; VDE0860 beachten !
|
BID = 387190
high_speed
Schreibmaschine
Beiträge: 2073
|
> Es soll nun eine gewisse Bitfolge die Triggerung auslösen.
> Wie kann ich dies am besten Erreichen.
Unterschätz den Aufwand nicht!
Gibt es zu den Datensignal noch den Takt, oder muss der auch
wieder zurückgewonnen werden? Es kommt nicht nur auf die
Frequenz an, sondern auch auf die Phase, wenn du ungünstig
an den Flanken abtastest kann es schnell zu Fehlern kommen.
Der Beste Abtastzeitpunkt liegt in der Bitmitte. Es dann
anschließend in ein Register zu schieben und mit der festen
Sequenz zu vergleichen ist dann nur noch einen Kleinigkeit.
Ich habe das mal mit mehr als 100Mbit/s NRZ gemacht. (Daher
kommt auch high_speed .) Bei der Bitrate konnte ich im FPGA
nur noch auf eine 4-fach-Abtastung zurückgreifen. Im worst
case bedeutet das, dass der Abtastzeitpunkt nur ein viertel
von der Flanke entfernt liegt.
Innerhalb des Frame war keine Nachsynchronisierung mehr
möglich. Daraus ergibt sich mit der Frequenzabweichung
zwischen Sender und Empfänger die maximale Framelänge.
Wie ist den die Kanalkodierung?
MfG
Holger
_________________
George Orwell 1984 ist nichts gegen heute.
Der Überwachungsstaat ist schon da!
Leider lernen die Menschen nicht aus der Geschichte,
ansonsten würde sie sich nicht andauernd wiederholen.
|
